VHDL eli VHSIC Hardware Description Language (VHSIC = Very High Speed Integrated Circuit) on laitteistokuvauskieli. Toisin kuin perinteisissä ohjelmointikielissä(esimerkiksi C-kieli tai Java) VHDL:n periaatteena on kuvata laitteiston toimintaa tai rakennetta tekstimuotoisesti. Kielen syntaksi muistuttaa paljon perinteisiä ohjelmointikieliä.
Kirjoitetun ohjelman ajaminen tapahtuu kuin osana laitteistoa, koko rakennettu koodi ajetaan rinnakkaisesti. Tätä toiminnallisuutta voidaan simuloida monien eri valmistajien ohjelmistoilla. Yksinkertaisimmillaan VHDL:llä voidaan kuvata logiikkapiirejä, pitemmälle kehitettäessä voidaan myös kuvata kokonaisia järjestelmiä kuten tietokoneita.
Esimerkkiohjelma
Esimerkkiohjelma, joka ottaa kaksi sisääntulosignaalia ja vertailee niitä antaen AND operaation jälkeen ulostulosignaalin.-- VHDL kommentti
– tuodaan std_logic IEEE kirjastosta
library IEEE;
use IEEE.std_logic_1164.all;
– tämä on entity osa
entity ANDGATE is
port (
IN1 : in std_logic;
IN2 : in std_logic;
OUT1: out std_logic);
end ANDGATE;
– tämä on architecture osa
architecture RTL of ANDGATE is
begin
OUT1 <= IN1 and IN2;
end RTL;